DLR Oberpfaffenhofen - Rahmenvertrag FPGA/RFSoC Programmierung für Radarsysteme
Diese Ausschreibung ist beendet
Sie sehen eine archivierte Ausschreibung. Melden Sie sich kostenlos an, um aktuelle Ausschreibungen zu durchsuchen oder ältere Vergaben frei zu browsen.
Zeitplan
Beschreibung
Entwicklung und Implementierung mehr-kanaliger, breitbandiger Radarsysteme auf FPGA-/RFSoC-Basis für die Forschung am Institut für Hochfrequenztechnik und Radarsysteme des DLR. Umfasst Design von Systemarchitekturen, Hardware- und Softwarekonzepten inklusive Schnittstellen, Datenübertragung, Synchronisation und Steuerung. Konkret beinhaltet dies die Programmierung von RFSoC FPGA Modulen mit Hochgeschwindigkeits ADC/DAC, Anbindung von Alveo™ U50 Beschleunigerkarten sowie zugehöriger Programmablaufsteuerung und Benutzereingabesoftware. Geplanter Beginn des Rahmenvertrages ist der 01.11.2026.
Lose (1)
Rahmenvertrag FPGA-Programmierung
Klassifizierung
CPV-Codes
NUTS-Codes
Details
- Angebotsfrist
- 10.08.2026
- Referenznummer
- E12282546
- Plattform
- Bund, TED
- Quelle
- Originalquelle
Kontaktinformationen
- Telefon
- +49228996100
- Adresse
- Deutsches Zentrum für Luft- und Raumfahrt e.V. (DLR) - OberpfaffenhofenMünchener Straße 2082234 WeßlingDEU
Interesse an dieser Ausschreibung?
Verwalten Sie Ihre Ausschreibungen mit procuris - KI-gestützte Analyse und automatisches Matching.
In procuris öffnen